2013年3月22日 星期五

Verilog

1. 所有的程式碼都是在positive edge的那一瞬間執行
2. registers的值會在該positive edge結束後馬上更新
張貼者： 於 沒有留言:

2013年3月10日 星期日

extern是將一個變數引進某一個namespace裡
張貼者： 於 沒有留言:
訂閱： 意見 (Atom)